- Cet article a pour sujet la famille de processeur IBM. Pour une définition du mot « iBM_POWER », voir l’article iBM POWER du Wiktionnaire.
POWER est une famille de
processeurs à architecture RISC construits par IBM. Le nom est l'
acronyme de
Performance Optimization With Enhanced RISC. Les processeurs POWER sont utilisés dans des
serveurs et
stations de travail d'IBM ainsi que dans certains
supercalculateurs. L'architecture
PowerPC, utilisée principalement dans les
stations de travail IBM, les
ordinateurs Apple (jusqu'en 2005) et les consoles de jeux de dernière génération, dérive de l'architecture POWER.
Descendant directement des processeurs 801, le POWER fait partie de la deuxième génération de processeurs RISC. Il fut introduit en 1990 dans les stations de travail RISC System et 6000 UNIX d'IBM. Contrairement au 801 à architecture très simple (une seule instruction par cycle, pas d'unité de calcul en virgule flottante ni d'architecture superscalaire), l'architecture POWER est très complexe avec plus de 100 instructions différentes.
Le POWER2
Lancé en
1993 et commercialisé jusqu'en
1998, le
POWER2 intégrait 15 millions de transistors. Il possédait une deuxième unité de calcul en virgule flottante et plus de cache. L'architecture POWER2 intégrait 8 puces par
Carte mère.
L'implémentation monoprocesseur PSSC du POWER2 fut utilisée pour le super-ordinateur Deep Blue qui battit en 1997 aux échecs le champion du monde Garry Kasparov.
Le POWER3
Le
POWER3 fut lancé en
1998. Il intégrait aussi 15 millions de transistors par puce, mais était le premier à mettre en place une architecture 64
bits SMP (
Symmetric MultiProcessor). Il était totalement compatible avec le jeu d'instruction du premier POWER. Il était destiné au calcul scientifique comme dans le domaine de l'
Aérospatiale ou des prévisions météorologiques. Le
POWER3-II était deux fois plus puissant que le POWER3.
Le POWER4
Lancé en
2001, le
POWER4 possède 174 millions de
transistors par processeur. C'est un processeur multi coeur à 64 bits. Il est gravé en technologie
SOI (
Silicon On Insulator) avec une finesse de 0,18
micromètres. Il hérite de toutes les caractéristiques du POWER3, notamment la compatibilité avec le jeu d'instructions
PowerPC, et s'y ajoute la compatibilité avec le PowerPC AS des
AS/400. Chaque processeur intègre deux
cores 64 bit cadencés à 1 GHz ou plus, et peut exécuter 200 instructions simultanément. Le
POWER4+, ou
POWER4-II, est une évolution du POWER4 : il fonctionne à des fréquences plus élevées et consomme moins d'énergie.
Le PowerPC 970 (ou G5), utilisé par Apple dans ses Macintosh dérive du POWER4.
Le POWER5
Lancé en juin
2004, le
POWER5 est cadencé jusqu’à 1,9 GHz. Deux fois plus puissant que le POWER4, il était de loin le processeur le plus rapide à son époque. La version à 1,9 GHz a obtenu le score le plus élévé jamais réalisé pour une puce monoprocesseur au test SPECfp. Il s'agit d'une puce dual-core disposant de 276 millions de transistors grâce à une gravure à 130 nanomètres. Il est pourvu d'un cache L2 de 1,88 Mo et d'un cache L3 off-chip de 36 Mo. Le
POWER5+ est une évolution du POWER5 qui consomme moins d'énergie en raison d'une finesse de gravure plus importante : 90 nanomètres. Les fréquences vont de 1,5 à 2,3 GHz. Il existe également une version Quad-core (2 processeurs dual-core sur un même die).
Le POWER6
Le
POWER6 est disponible depuis le 8 juin 2007. Il est gravé en technologie 65 nm et cadencé à 3,5 4,2, 4,7 et 5,0
GHz, soit un doublement de fréquence par rapport au POWER5+, pour une consommation et une dissipation thermique identiques. Il supporte la mémoire de type
DDR2 Bufferisée Nova via un double contrôleur. Il est équipé d'un double coeur, chaque coeur étant doté d'une unité vectorielle
VMX et d'un cache L2 de 4
Mo. A ce jour, il est disponible sur la gamme de serveurs IBM :
- Blade Center : JS12 - JS22
- IBM Power Systems : Power 520 - Power 550 - Power 570 - Power 575 - Power 595
- System p : 520 - 550 - 570 - 575
- System i : 570
Quelques caractéristiques :
- Technologie 65 nm
- Double coeur + double thread
- 2 x 64 Ko de cache L1D
- 2 x 4 Mo de cache L2
- 32 Mo de cache L3
- Bande passante totale de 300 Go/s
- Support hardware du binary-coded decimal (BCD)
- Support Altivec
- Topologie du bus système améliorée
- Correction d'erreurs d'un niveau inégalé
- Package MCM qui groupe 4 processeurs POWER6 sur un seul socket (8 coeurs)
Le POWER7
Le successeur du POWER6 est prévu dans la road-map d'IBM, il devrait avoir une gravure de 45nm. Il sortira aux alentours de 2010 et a été sélectionné par la DARPA comme un processeur potentiel pour être utilisé dans leurs
supercalculateurs Peta-Flops. Au début des années 2000, IBM a présenté ce projet et a reçu 53 millions de dollars de la DARPA pour continuer à participer au défi et en 2006, IBM a reçu 244 millions de dollars pour construire un ordinateur Peta-Flops pour la DARPA.
Lien externe